1/3/7 (Item 7 from file: 351)
DIALOG(R)File 351:Derwent WPI

(c) 2006 Thomson Derwent. All rts. reserv.

009859491 \*\*Image available\*\*
WPI Acc No: 1994-139348/ 199417

XRPX Acc No: N94-201375

Thin film transistor gate structure with three-dimensional multichannel structure for ULSI circuits - has channel regions in a given area greatly increased to provide large channel conductance, increasing ON currents and decreasing threshold voltage

Patent Assignee: SANSEI DENSHI KK (SANS-N); SAMSUNG ELECTRONICS CO LTD

(SMSU )

Inventor: HAN J; KIM C; KIM W

Number of Countries: 003 Number of Patents: 005

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week	
JP 6085256	Α	19940325	JP 9327830	Α	19930217	199417	В
US 5338959	A	19940816	US 9340016	Α	19930330	199432	
KR 9509804	В1	19950828	KR 9211367	Α	19920627	199845	
KR 9509797	В1	19950828	KR 9211366	Α	19920627	199845	
KR 9509802	В1	19950828	KR 925291	A	19920330	199845	

Priority Applications (No Type Date): KR 9211367 A 19920627; KR 925291 A 19920330; KR 9211366 A 19920627

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes
JP 6085256 A 7 H01L-029/784
US 5338959 A 8 H01L-029/78

KR 9509804 B1 H01L-029/786
KR 9509797 B1 H01L-029/786
KR 9509802 B1 H01L-029/786

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-085256

(43)Date of publication of application: 25.03.1994

(51)Int.CI.

#### H01L 29/784

(21)Application number: 05-027830

(71)Applicant: SAMSUNG ELECTRON CO LTD

(22)Date of filing:

17.02.1993

(72)Inventor: HAN JEONGIN

KIM CHULSOO

KIM WON-KUN

(30)Priority

Priority number : 92 9205291

Priority date: 30.03.1992

Priority country: KR

92 9211366 92 9211367 27.06.1992

**KR** 

27.06.1992


**KR** 

### (54) THIN-FILM TRANSISTOR WITH THREE-DIMENSIONAL MULTI-CHANNEL STRUCTURE AND ITS MANUFACTURING METHOD

(57)Abstract:

PURPOSE: To provide a thin-film transistor with a threedimensional multi-channel structure for improving the channel conductance and the current-driving capacity of a polycrystalline silicon thin film transistor.

CONSTITUTION: A semiconductor layer 44 in a state of ohmic contact with a source electrode and a drain electrode 45 is formed between the electrodes. The semiconductor layer is constituted of a number of sub semiconductor layers comprising a number of silicon strips. In a number of sub semiconductor layers, each gate insulation film surrounds a front surface. Further, a gate 41 surrounds the outside of the gate insulation film, so that the entire surface layer of each sub semiconductor layer surrounded by the gate electrode is provided at a channel region 43.



**LEGAL STATUS** 

[Date of request for examination]

25.06.1993

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] [Date of registration] 2572003

24.10.1996

[Number of appeal against examiner's decision of

## (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平6-85256

(43)公開日 平成6年(1994)3月25日

(51) Int. Cl. 5	識別記号	庁内整理番号	F I			技術表示箇所
HO1L 29/784						
		9056-4M	H01L 29/78	311	G	
		9056-4M		311	Н	

審査請求 有 請求項の数18 (全7頁)


(21)出願番号	特願平 5 - 2 7 8 3 0	(71)出願人	3 9 0 0 1 9 8 3 9
			三星電子株式会社
(22)出願日	平成5年(1993)2月17日		大韓民国京畿道水原市八達区梅灘 3 洞 4 1
			6
(31)優先権主張番号	9 2 P 5 2 9 1	   (72)発明者	韓正仁
	100043830	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	
(32)優先日	1 9 9 2 年 3 月 3 0 日		大韓民国ソウル特別市道峰區雙門洞三益セ
(33)優先権主張国	韓国(KR)		ラミックアパート102棟809号
(31)優先権主張番号	9 2 P 1 1 3 6 6	(72)発明者	金 哲守
(32)優先日	1 9 9 2 年 6 月 2 7 日		大韓民国京畿道水原市勸善區遠川洞遠川住
(33)優先権主張国	韓国(KR)		公アパート105棟1201号
(31)優先権主張番号	9 2 P 1 1 3 6 7	(72)発明者	金 元根
(32)優先日	1 9 9 2 年 6 月 2 7 日		大韓民国仁川直轄市南區朱安 2 洞 5 6 0 -
(33)優先権主張国	韓国(KR)		3 1
		(74)代理人	弁理士 深見 久郎 (外3名)
		I	

### (54) 【発明の名称】三次元マルチチャンネル構造を有する薄膜トランジスタおよびその製造方法

## (57)【要約】 (修正有)

【目的】 多結晶シリコン薄膜トランジスタのチャンネルコンダクタンスおよび電流駆動能力を向上することができる三次元マルチチャンネル構造を有する薄膜トランジスタおよびその製造方法を提供する。

【構成】 ソース電極とドレイン電極45との間に、これら電極とそれぞれオーミックコンタクトする半導体層44が形成されている。半導体層は、多数のシリコンストリップからなる多数のサブ半導体層で構成されている。多数のサブ半導体層は、それぞれゲート絶縁膜が前面を取囲んでいる。さらに、ゲート絶縁膜の外側にはゲート41が取囲んでいるので、ゲート電極で取囲んだ各サブ半導体層の全表層がチャンネル領域43に提供される。



【特許請求の範囲】

【請求項1】 基板上に所定間隔をもって対向形成されたソースおよびドレイン電極と、

それぞれの両端が前記ソースおよびドレイン電極とオーミックコンタクトされ、並列に配置された多数のサブ半 導体層からなる半導体層と、

前記各サブ半導体層の表面を取囲むゲート絶縁層と、 前記各ゲート絶縁層を取囲むゲート電極とから構成され ることを特徴とする、三次元マルチチャンネル構造を有 する薄膜トランジスタ。

【請求項2】 前記ゲート電極は、

上部ゲート電極と下部ゲート電極とからなり、

前記ゲート絶縁層は相互連結されており、

前記ゲート絶縁層により上部、下部ゲート電極が分離されることを特徴とする、請求項1記載の三次元マルチチャンネル構造を有する薄膜トランジスタ。

【請求項3】 前記ゲート電極が一体となることを特徴とする、請求項1記載の三次元マルチチャンネル構造を有する薄膜トランジスタ。

【請求項4】 前記ゲート電極で取囲まれた各サブ半導体層の全表層が、チャンネル領域として提供されることを特徴とする、請求項1記載の三次元マルチチャンネル構造を有する薄膜トランジスタ。

【請求項5】 前記サブ半導体層の断面が、多角形および円形から選ばれる1つの形状であることを特徴とする、請求項4記載の三次元マルチチャンネル構造を有する薄膜トランジスタ。

【請求項6】 前記サブ半導体層の厚さが、有効チャンネル厚さよりさらに厚いことを特徴とする、請求項4記載の三次元マルチチャンネル構造を有する薄膜トランジ 30 スタ。

【請求項7】 前記サブ半導体層の厚さが、有効チャンネル厚さ程度に薄いことを特徴とする、請求項4記載の三次元マルチチャンネル構造を有する薄膜トランジス

【請求項8】 前記半導体層は、多結晶シリコンで構成されることを特徴とする、請求項1記載の三次元マルチチャンネル構造を有する薄膜トランジスタ。

【請求項9】 前記基板が、ガラス、石英、非晶質シリコンおよび結晶質シリコンから選ばれる1つの物質からなることを特徴とする、請求項1記載の三次元マルチチャンネル構造を有する薄膜トランジスタ。

【請求項10】 基板上に多結晶シリコンを蒸着する段 陸レ

前記蒸着された多結晶シリコンに、所定の深さでお互い に並列に配置され長さ方向に延長された多数のトレンチ をエッチングにより形成し、前記多結晶シリコンの表面 を熱酸化させてトレンチ表面に絶縁層を形成する段階 と、

前記トレンチ内に多結晶シリコンが詰められるよう、多 50

結晶シリコンを全面的に蒸着する段階と、

前記蒸着された多結晶シリコンのうち、トレンチ部分に のみ残るようにエッチングにより前記多結晶シリコンを 除去して、多数の多結晶シリコンストリップを形成する 段階と、

残された多結晶シリコンストリップの全表面を絶縁層で 取囲むよう、前記露出された多結晶シリコンストリップ を所定の厚さで熱酸化する段階と、

前記段階までで生じた構造上に多結晶シリコンを蒸着す 10 る段階と、

前記各多結晶シリコンストリップの両端と接続するソースおよびドレイン電極を形成する段階とを備えることを 特徴とする、三次元マルチチャンネル構造を有する薄膜 トランジスタの製造方法。

【請求項11】 前記絶縁層の外部を取囲む多結晶シリコンは、不純物がドープされて導電性を有しゲートとして作用することを特徴とする、請求項10記載の三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法。

20 【請求項12】 前記多結晶シリコンをエッチングした後、露出された絶縁層を除去する段階をさらに含むことを特徴とする、請求項10記載の三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法。

【請求項13】 前記多結晶シリコンストリップを熱酸化した後、多結晶シリコンストリップを取囲んでいる絶縁層を除いた残りの絶縁層を除去する段階をさらに含んで、前記残された絶縁層を取囲んだ多結晶シリコンが一体となすようにしたことを特徴とする、請求項10記載の三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法。

【請求項14】 前記ゲート電極で取囲んだ多数の多結晶シリコンストリップの全表層が、チャンネル領域として提供されることを特徴とする、請求項10記載の三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法。

【請求項15】 前記各多結晶シリコンストリップの断面は多角形であることを特徴とする、請求項14記載の三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法。

40 【請求項16】 前記各多結晶シリコンストリップの厚さが、有効チャンネル厚さよりさらに厚いことを特徴とする、請求項14記載の三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法。

【請求項17】 前記各多結晶シリコンストリップの厚さが、有効チャンネル厚さ程度に薄いことを特徴とする、請求項14記載の三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法。

【請求項18】 前記基板が、ガラス、石英、非晶質シリコンおよび結晶質シリコンから選ばれる1つの物質からなることを特徴とする、請求項10記載の三次元マル

30

4 N

3

チチャンネル構造を有する薄膜トランジスタの製造方

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、三次元チャンネル構造 を有する高速多結晶シリコン薄膜トランジスタに関する ものであり、より詳しくは、チャンネル領域の半導体と して用いる多結晶シリコン膜がゲート内に四方が完全に 取囲まれる三次元チャンネル構造を有するようになり、 超高速動作が求められる未来の超大規模集積回路(UL 10 SI)素子に有用な高速薄膜トランジスタおよびその製 造方法に関するものである。

### [0002]

【従来の技術】薄膜トランジスタ(以下、"TFT"と いう) は、平板液晶表示装置(以下、"LCD"とい う)、イメージセンサ、複写機、プリンタおよびスキャ ナ等の大面積表示装置駆動回路のスイッチング素子とし て適用されている。

【0003】最近、高品位テレビジョン等の新しい先端 映像機器が開発されるにしたがい、平板表示装置に対す る要求が台頭している。LCDは、平板表示装置の代表 的な技術として、EL (electro luminescence) 素子、 VFD (vacuum fluorescentdisplay) 、プラズマディ スプレイ等が解決できないカラー化、低電力化、および 高速化などの問題を有していない。

【0004】このLCDは、受動形および能動形の2つ に分けられるが、能動形LCDは、各画素一々を薄膜ト ランジスタのような能動素子が制御するようになってい て、速度、視野角、およびコントラスト比において、受 動形してDよりずっと優れており、100万画素以上の 解像度を必要とする高品位テレビジョンに最も適合した 表示装置と考えられている。これにしたがい、多結晶シ リコン薄膜トランジスタの重要性が台頭してきて、これ に対する研究開発が積極的に行なわれている。

#### [0005]

【発明が解決しようとする課題】既存のLCD駆動方式 中の1つである単結晶シリコンFET方式は、単結晶シ リコンFETを大面積上に作り難く、ガラスのような絶 縁基板に形成できないので、その応用分野が、メモリ素 子および商業用ICなどにのみ限って用いられる。一 方、多結晶シリコン薄膜トランジスタは、平板表示装 置、イメージセンサ等単結晶シリコンFETを形成しに くい用途にまで、その応用分野を拡大することができ

【0006】チャンネル領域内の半導体として、多結晶 シリコン膜を用いた多結晶シリコン薄膜トランジスタ技 術は、髙電圧が必要な未来のULSIに適合する。

【0007】しかしながら、多結晶シリコンTFTは、 単結晶シリコン基板上に製造されたFETに比べ、寄生 容量、すなわち、漏洩電流値が非常に大きいという短所 がある。その理由は、TFTにおいては、絶縁基板上に 積層された数百人程度の非常に薄い半導体薄膜を用いる ので、チャンネル部に誘起されている電子がゲートオフ の際、単結晶FETでのようにシリコン基板に拡散、再 結合して消滅することがなく、誘起電子の大部分がドレ インに吸収されるためである。

【0008】さらに、チャンネルにおけるキャリア移動 度もさらに低いため、駆動電流、すなわち、10、値が小 さくなるという短所もある。

【0009】図1に示すような従来の逆スタガ型TFT は、ガラスのような絶縁基板10上にゲート電極11を 形成し、このゲート電極11をゲート絶縁膜12で糉 い、ゲート絶縁膜12上に半導体層13を形成し、チャ ンネル領域を除いた半導体層13の左右側上にオーミッ クコンタクト層14を介在してソースおよびドレイン電 極15を形成してなるものである。

【0010】図2に示す従来の正スタガ型TFTは、逆 スタガ型TFTとは反対に、ゲート電極25がゲート絶 縁層24を介在して半導体層23上に位置し、半導体層 23の左右にオーミックコンタクト層22を介在して前 記ゲート電極25と位置合わせされて、絶縁基板20上 にソースおよびドレイン電極21が形成されている。

【0011】図1および図2に示す従来の単一ゲート電 極を有するTFTは、前述のような問題点のみならず、 チャンネルコンダクタンスが低いという短所を有してい る。

【0012】前述のような問題点を解決するための従来 の技術であって、ゲートを上部および下部においたダブ ルゲート多結晶シリコンMOSFETと、ゲートを2つ 並んでおいたデュアルゲート構造を採用した薄膜トラン ジスタが提案された。

【0013】従来、ダブルゲート構造と関連ある例は、 "Double-Gate Polysilicon MOSFET" (Extended Abstr acts of 22 nd Conference on SSDM, 1990, pp. 393~396 )と題された論文に開示されている。

【0014】図3に、前記ダブルゲート多結晶シリコン MOSFETの断面構造を示す。また、図4に、ゲート 電圧V。とトランスコンダクタンスg。との関係を、ゲ ート構造にしたがい比較した結果を示す。

【0015】図3に示すように、ダブルゲート構造のM OSFETは、絶縁層39が蒸着されたシリコン基板3 0の上部にある多結晶シリコン膜33が、下部ゲート3 1と上部ゲート36との間の中間にゲート絶縁層32, 35を介在した形態で構成されている。すなわち、チャ ンネル領域の半導体として用いる多結晶シリコン膜33 の上部および下部に、それぞれゲートを形成することに より、ソース34からドレイン34に至る電流通路を2 倍に拡張させたものである。このようにすることによ り、図4に示すように、ゲートが1つである通常の単一 50 ゲートMOSFETに比べ、トランスコンダクタンスg 1.0

が2倍程度増加することがわかる。

【0016】しかしながら、ダブルゲート型FETは、 集積度を向上させるため所用面積を縮めようとすると、 それに比例してチャンネル領域も減少するので、チャン ネルコンダクタンスも減少するようになる。

【0017】さらに、前述のような特性を得るため、ダブルゲートの間の多結晶シリコン膜33は100A程度の超薄膜厚さに制限しなければならないので、高電圧および高電流を要する未来のULSIには大きい障害になる。同様に、高電圧を加えられないことは、周辺回路との一体化を指向するLCDにおいても、大きい欠点である

【0018】一方、チャンネル領域に半導体として再結晶化された多重ストリップポリシリコン膜を用いた、石英基板上に高耐圧および大きいトランスコンダクタンスを有するポリシリコン薄膜トランジスタが、 "High-Voltage Poly-Si TFT's with Multichannel Structure" という名称で、 "IEEE TRANSACTIONS ON ELECTRON DEVICE, VOL. 35, pp. 2363 ~2367, DEC. 1988" に、タカシ ウナガミにより発表された。

【0019】前記TFTは、マルチチャンネル構造を採択しているが、各ストリップ毎に一面のチャンネルを有する構造であるため、チャンネルコンダクタンスおよび電流駆動能力を極大化できないという短所があった。

【0020】さらに、未来のULSIを実現するため、プレーナトランジスタのチャンネルの長さばかりでなく、チャンネル幅の縮小は非常に重要である。しかし、チャンネルの長さの減少は、たとえば、ホットキャリア誘導特性の低下、およびショートチャンネル効果によるしきい電圧の低下などの深刻な問題を起こす。しかも、チャンネル幅の減少は、フィールド隔離エッジにおいての強い電界のため現れるホットキャリア誘導特性の低下および電流駆動力の低下をもたらす。このような問題が、未来のULSIのためのプレーナトランジスタのスケーリング制限を誘導している。

【0021】したがって、本発明の目的は、前述のような従来の技術の問題点を解決するため、高いチャンネルコンダクタンスを有する、改善された三次元マルチチャンネル構造を有する薄膜トランジスタを提供することにある。

【0022】さらに、本発明の目的は、チャンネルの電流通路を極大化させることにより、高い駆動電流を要するULSIおよび周辺駆動回路との一体化を指向するLCDなどに有用な、三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法を提供することにある。【0023】

【課題を解決するための手段】前記目的を達成するため、本発明は、基板上に所定間隔をもって対向形成されたソースおよびドレイン電極と、それぞれの両端がソースおよびドレイン電極とオーミックコンタクトされ、並

列に配置された多数のサブ半導体層からなる半導体層と、各サブ半導体層の表面を取囲むゲート絶縁層と、各ゲート絶縁層を取囲むゲート電極とから構成されることを特徴とする、三次元マルチチャンネル構造を有する薄膜トランジスタを提供する。

【0024】さらに、本発明は、基板上に低圧化学気相 蒸着法により多結晶シリコンを蒸着する段階と、蒸着さ れた多結晶シリコンに、所定の深さでお互いに並列に配 置され、長さ方向に延長された多数のトレンチを、反応 性イオンエッチングにより形成し、多結晶シリコンの表 面を熱酸化してトレンチ表面に絶縁層を形成する段階 と、トレンチ内に多結晶シリコンが詰められるよう、低 圧化学気相蒸着法により多結晶シリコンを全面的に蒸着 する段階と、蒸着された多結晶シリコンのうち、トレン チ部分にのみ残るようにフォトエッチングにより多結晶 シリコンを除去して、多数の多結晶シリコンストリップ を形成する段階と、残された多結晶シリコンストリップ の全表面を絶縁層で取囲むよう、露出された多結晶シリ コンストリップを所定の厚さで熱酸化する段階と、結果 的に生じた構造上に多結晶シリコンを蒸着する段階と、 各多結晶シリコンストリップの両端と接続するソースお よびドレイン電極を形成する段階とを備えることを特徴 とする、三次元マルチチャンネル構造を有する薄膜トラ ンジスタの製造方法を提供する。

[0025]

30

50

【作用】本発明による薄膜トランジスタは、キャリアが 走行するチャンネル領域が多数のチャンネルで形成され ており、各チャンネルは三次元構造を有する。すなわ ち、チャンネル領域をなす多数のサブ半導体層、すなわ ち、多結晶シリコン膜の上下左右の表面が、ゲート絶縁 膜を介在してゲートで取囲まれた構造を有している。

【0026】したがって、制限された占有面積内において、有効なチャンネル領域(電流通路)が従来に比べ大きく増加するので、高いチャンネルコンダクタンスを有するようになる。その結果、オン電流が増加し、しきい電圧が減少する。

[0027]

【実施例】以下、本発明の好ましい実施例を、添付図面 に基づいて詳細に説明する。

40 (実施例1) 図5は、本発明の実施例1に従う三次元マルチチャンネルTFTの平面図である。図において、41は下部ゲート電極、43はサブ半導体層のチャンネル領域、44は半導体層のオーミックコンタクト領域、45はソースおよびドレイン電極、47は上部ゲート電極である。

【0028】図6は、図5のA-A/線断面図であり、図7は、図5のB-B/線断面図である。42および46は、ゲート絶縁膜である。

【0029】図5ないし図7を参照すると、本発明の三次元マルチチャンネルTFTは、水平方向に延長され垂

直方向には所定間隔をもって並んで配列された、複数個 のストリップ状サブ半導体層43、44を有する。した がって、サブ半導体層の各チャンネル領域43は、図6 および図7に示すように、下部ゲート電極41と上部ゲ ート電極47により、上下左右面いずれもが取囲まれる ようになっている。これによって、ゲート電極と隣接す るサブ半導体層の上下左右面いずれにもチャンネルが形 成されるので、高いコンダクタンスが達成できる。

【0030】たとえば、チャンネル長さがし、チャンネ ル幅がWであると、TFTのチャンネル電流は、チャン 10 ネル断面積Aに比例し、チャンネル長さLに反比例す る。ここで、チャンネル断面積Aは、チャンネル幅Wと チャンネル厚さtとの積で計算される。

【0031】したがって、シングルゲート型TFTであ る場合、以下の式(1)が成立つ。

I = I,  $\cdot W \cdots (1)$ 

ここで、Iはチャンネル電流、I。はゲート電圧で決定

したがって、、本発明の三次元マルチチャンネルTFT のオン電流が、ダブルゲート型TFTのオン電流より、 2 Tほど増大し、シングルゲートよりはW+2 Tほど増 大することがわかる。

【0035】ここで、T>dである場合、本発明による TFTのオン電流が大きく増加することがわかる。

【0036】したがって、本発明においては、チャンネ ルを三次元的に形成できて、同一面積(W×L)内にお いて高いチャンネルコンダンクタンスを有することがで き、TFTの所要面積を縮められるので、単位面積当り 集積度を向上させて、液晶表示装置の高解像度を達成す ることに寄与できる。

【0037】この実施例においては、サブ半導体層の厚 さTとWとが有効チャンネル厚さtより大きい場合につ いて説明したが、T、WあるいはTおよびWがチャンネ ル厚さt程度に薄い場合においても、チャンネルコンダ クタンスが増大される。このときには、ゲート電極に加 わったゲート電位が、上部ゲートに印加される電圧と下 部ゲートに印加される電圧の合成で表われるため、ゲー ト電位の上昇効果で、オン電流が増大するようになる。 (実施例2)次に、図8および図9ないし図14を参照

して、本発明に従う実施例2を説明する。

【0038】図8は、三次元マルチチャンネル構造を有 するTFTに関する概略斜視図である。同図に示すよう に、この実施例はマルチチャンネル型であって、各チャ ンネル毎に4面が、ゲート絶縁膜を通じてゲートで取囲 んだ三次元チャンネル構造を有する点において、実施例 1と基本的な構造は同一である。ただし、異なるところ は、ゲートが、実施例1においては上部および下部ゲー トであり、ゲート絶縁膜により分離されているが、この 実施例においては、ゲートが一体に形成されているとい うことである。図8の説明は後述する。

される定数である。

【0032】また、ダブルゲート型TFTである場合、 以下の式(2)が成立つ。

 $I = 2 I_{\bullet} \cdot W \cdots (2)$ 

本発明による三次元マルチチャンネルTFTの場合、チ ャンネル幅Wをn等分して、幅w、間隔dでサブ半導体 層をストリップ状に形成し、サブ半導体層の厚さをTと 仮定すると、オン電流は、以下の式(3)で表わされ

[0033]  $I = 2I_{\bullet} (w+T) \times n \cdots (3)$ ここで、間隔dと厚さTとが同一であると、以下の式 (4) が成立つ。

[0034]

 $W = n w + (n-1) d = n w + (n-1) T \cdots (4)$ したがって、上記式(3)は、以下の式(5)で表わさ れる。

I = 2 I, [nw + (n-1) T] + 2 I, T = I,  $(2W + 2T) \cdots (5)$ 

【0039】次に、図8に示す三次元マルチチャンネル TFTを製造する工程を、図9ないし図14を参照して 説明する。

【0040】図9ないし図14は、図8のC-C′線を 基準にした断面図であり、便宜上、単に2つのチャンネ ルのみを有する場合を例に挙げて説明する。

【0041】図9において、基板としてはガラス基板、 石英基板、非晶質あるいは結晶質基板のうちのいずれか の1つが用いられる。ただし、LCD用としては、透光 性のあるガラス基板あるいは石英基板を用いる。

【0042】まず、基板洗浄後、ガラス基板80上に、 30 所定厚さの多結晶シリコン層81を、低圧化学気相蒸着 法を用いて蒸着させる。蒸着された多結晶シリコン層 8 1は、不純物が若干ドープされて導電性を有し、ゲート 層としての役割を果たす。

【0043】次に、図10に示すように、前記多結晶シ リコン層81の所定部位を、通常のフォトエッチングエ 程を用いて、チャンネル領域が形成される多数のトレン チを形成する。これらのトレンチは、相互並列に配置さ れ、長さ方向に延長されている。このとき、前記トレン チは、反応性イオンエッチング法を用いて形成する。ト 40 レンチの形成後、絶縁層82を形成するため、前記多結 晶シリコン層81を熱酸化させる。熱酸化条件は、10 00℃、乾式酸素雰囲気下で行なう。この方法で形成さ れた絶縁層82は、SiO,であり、その厚さはほぼ 1 μ m 程度である。

【0044】その後、図11に示すように、チャンネル 領域を形成するため、低圧化学気相蒸着法を用いて、多 結晶シリコン層83を全面的に蒸着する。

【0045】次に、図12に示すように、前記多結晶シ リコン層83と絶縁層82の一部とを、フォトエッチン 50 グ工程にて除去して、多数の分離されたチャンネル領域

10

84を定義する。すなわち、前記多結晶シリコン層83 のうち、トレンチの形成部分のみを残し、残りは除去する

【0046】チャンネル領域の形成後、図13に示すように、前記図10と同一な方法にて、チャンネル領域84をなす多結晶シリコン層を、0.1μm程度熱酸化させる。次いで、チャンネル領域84を取囲んだゲート絶縁膜85を除いた基板80の上部の絶縁層を、フォトエッチングすることにより、前記チャンネル領域84を完全に取囲むゲート絶縁膜85を形成する。

【0047】次に、図14に示すように、不純物がドープされた多結晶シリコンを、再び全面的に蒸着して、前記チャンネル領域84を完全に取囲むゲート86を形成する

【0048】その後、図8に示すような構造を完成するため、各チャンネル領域84に連結される多数のオーミックコンタクト領域に全体的に接続されるソースおよびドレイン電極88を、左右側に形成する。

【0049】以上のような工程により、三次元マルチチャンネル構造を有する薄膜トランジスタが製作される。 【0050】前記三次元マルチチャンネル薄膜トランジスタを製造する工程は、前述した例にのみ限られるものではない。すなわち、実施例1のような上部および下ト絶縁層に分離された場合には、ゲート絶縁層を各チャンネル毎各々に分離するためのエッチング工程が除去できる。さらに、本発明の思想にはずれない範囲内において、当業者により多くの変形例がなされることができる。たとえば、チャンネル領域の断面構造は、長方形、正四角形、円形あるいはその他の有効なチャンネル領域が確保できるある構造でも可能である。

【発明の効果】以上のように、本発明の薄膜トランジスタは、三次元マルチチャンネル構造を採択することにより、電流駆動力が大きく向上したLCD用スイッチング素子であるばかりでなく、大きいオン電流が求められるカラムドライバのような周辺駆動回路においても、適用可能である。

【図面の簡単な説明】

【図1】 従来の逆スタガ型TFTの断面図である。

【図2】従来の正スタガ型TFTの断面図である。

【図3】従来のダブルゲート型MOSFETの断面図である。

【図4】ゲート電圧とトランスコンダクタンスとの関係 を示す図である。

【図5】本発明の実施例1に従う三次元マルチチャンネルTFTの平面図である。

10 【図 6 】 図 5 の A - A ′ 線断面図である。

【図7】図5のB-B′線断面図である。

【図8】本発明の実施例2に従う三次元マルチチャンネルTFTの斜視図である。

【図9】図8のC-C′線断面構造を有するTFTの製造工程を説明するための断面図である。

【図10】図8のC-C′線断面構造を有するTFTの 製造工程を説明するための断面図である。

【図11】図8のC-C′線断面構造を有するTFTの製造工程を説明するための断面図である。

① 【図12】図8のC-C<sup>\*</sup> 線断面構造を有するTFTの 製造工程を説明するための断面図である。

【図13】図8のC-C′線断面構造を有するTFTの製造工程を説明するための断面図である。

【図14】図8のC-C′線断面構造を有するTFTの製造工程を説明するための断面図である。

【符号の説明】

41 下部ゲート電極

42, 46, 85 ゲート絶縁膜

43,84 チャンネル領域

30 44 オーミックコンタクト領域

45,88 ソースドレイン電極

47 上部ゲート電極

80 ガラス基板

81,83 多結晶シリコン層

82 絶縁層

86 ゲート

なお、各図中、同一符号は同一または相当部分を示す。

 $[oxive{f Z}\,]$   $[oxive{f Z}\,]$   $[oxive{f Z}\,]$ 

